EUROPEAN PATENT OFFICE

. (2)

Patent Abstracts of Japan

PUBLICATION NUMBER

2000323571

PUBLICATION DATE

: 24-11-00

APPLICATION DATE

14-05-99

APPLICATION NUMBER

: 11133532

APPLICANT: SONY CORP;

INVENTOR: TAGUCHI MITSURU:


INT.CL.

: H01L 21/768 H01L 21/28 H01L 21/3205

TITLE

MANUFACTURE OF

SEMICONDUCTOR DEVICE



ABSTRACT: PROBLEM TO BE SOLVED: To suppress problems such as leakages between wirings caused by the surface of a lower copper wiring being sputtered, where although a natural oxide film on the surface of the lower copper wiring at the bottom of the connection hole can be removed by sputter etching, the sputtered copper adheres to the sidewall of a connection hole and the stuck copper shifts within an interlayer insulating film, and others.

> SOLUTION: This manufacturing method is equipped with a process of forming a recess 22 consisting of a groove 20 and a connection hole 22 in an interlayer insulating film 15, a process of forming a first barner metal layer 31 at the inner face of the recess 22, a process of exposing the bottom of the recess 22, by selectively removing the first barrier metal layer 31 at the bottom of the recess 22, a process of performing sputter etching to the bottom of the recess 22, and a process of forming a second barrier metal layer 31 via the first barrier metal layer 31 at the inner face of the recess 22.

COPYRIGHT: (C)2000,JPO

THIS PAGE BLANK USSIO

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公房番号 特開2000-323571 (P2000-323571A)

(43)公開日 平成12年11月24日(2000.11.24)

(51)Int.CL.1		•	截別記号	FJ			-73-1 (参考)
HOIL	21/768			HOIL	21/90	Α	4 M 1 0 4
	21/28		301		21/28	301R	5 F O 3 3
	21/3205				21/88	М	

審査請求 朱請求 請求項の数2 OL (全 6 頁)

(OL) WHICH IS LE	######################################	(71) 出題人	000002185		
(21)出願書号	特顧平11-133532	(/I) EDERA	ソニー株式会社・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		
(22)出顧日	平成11年5月14日(1999.5.14)		東京都品川区北品川6丁目7番35号		
		(72)発明者	田口 充		
			東京都島川区北島川6丁目7番35号 ソン 一株式会社内		
		(74)代理人	100086298		
			弁理士 船橋 國剛		


最終質に続く

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 スパッタエッチングにより接続孔底部の下層 網配線表面の自然酸化膜を除去することはできるが、そ の表面がスパッタされ、スパッタされた網が接続孔側壁 に付着し、付着した構が層間絶縁膜中を移動することで 引き起こされていた配線間リーク等の問題を解決するこ とにある。

【解決手段】 居間絶縁膜 15に溝20および接続孔2 1からなる凹部22を形成する工程と、凹部22の内面 に第1のパリアメタル贈31を形成する工程と、凹部2 2の底部の第1のバリアメタル層31を選択的に除去し て凹部22の底部を露出させる工程と、凹部22の底部 に対してスパックエッチングを行う工程と、凹部22の 内面に第1のパリアメタル層31を介して第2のパリア メタル暦32を形成する工程とを備えている製造方法で #₃ & .



【特許請求の範囲】

1請求項11 層間絶縁膜に四部を形成する工程と、 前記凹部の内面に第1のパリアメタル層を形成する工程 と

前記凹部の底部の前記第1のパリアメタル層を選択的に 除去して前記凹部の底部をמ出させる工程と、

前記凹部の底部に対してスパッタエッチングを行う工程 と

前記凹部の内面に前記第1のパリアメタル層を介して第 2のパリアメタル層を形成する工程とを備えたことを特 徴とする半導体装置の製造方法。

【請求項2】 前記凹部は、接続孔、配線を形成するための溝、または配線を形成するための溝とその溝の底部 に形成した接続孔からなることを特徴とする請求項1記 載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、詳しくはダマシン法、デュアルダマシン法 等の埋め込み技術を用いた半導体装置の製造方法に関す る。

[0002]

【従来の技術】しS1デバイスの微細化、高速化の要求から、配縁抵抗の低減、信頼性の向上が望まれている。 これを実現するべく、従来のアルミニウム合金配縁に比べて抵抗が低くエレクトロマイグレーション耐性の高い 銅配線が検討され、一部実用化されている。

【0003】網配線を形成する技術としては、網のドライエッチングが一般的に容易ではないことから、いかゆる潜配線による方法が有望視さている。その滑配線を形成する技術としては、接続孔に配線材料を埋め込んだ後に、溝を形成し、その溝に配線材料を埋め込む方法(いわゆるシングルダマシン法)の他、接続孔と溝の両方に同時に配線材料を埋め込む方法(いわゆるデュアルダマシン法)等が提案されている。このデュアルダマシン法は、工程数が少なくて済むという利点がある。

【0004】満配線を形成するためには、溝または接続 孔に銅を埋め込む必要があり、溝や接続孔に配線材料の 銅を埋め込む方法には、変温程度の低温プロセスであ

り、埋め込み性および脱質が比較的良好である電解メッ キ法が多用されている。

【0005】一方、配線材料の網は、酸化シリコン等の 層間絶縁膜中に移動する性質を有する。そのため、網配 線の形成では、網と絶縁膜との間にバリアメタル層を形 成する必要がある。バリアメタルには、従来より用いら れてきた窒化チタンの他にタンタル、窒化タンタル、窒 化タングステン等が用いられている。そのバリアメタル 層の形成には、一般に、スパッタリング、化学的気相成 長法等が用いられている。 【0006】以下に、従来の網配線の形成方法を閉2により説明する。図2の(1)に示すように、絶縁膜11 1に下層網配線112が形成され、その下層網配線11 2を覆うように、上記絶縁膜111上に選化シリコン膜 113、層間絶縁膜114が形成されている。この層間 絶縁膜114には、配線形成明の満115が形成されていて、さらに層間絶縁膜114から変化シリコン膜11 3には、溝115の底部から下層網配線112に達する 接続孔116が形成されている。

【0007】ます図2の(2)に示すように、上配のような満115および接続孔116に対して、アルゴンスパッタエッチングにより、接続孔116の底部に選出している下層網配線112の表面に生成されている自然酸化膜(図示せず)を除去する。その際に下層網配線112の表面がスパッタされて、接続孔116の側壁にスパッタされた銅の付着物141が堆積される。続いてスパッタリングにより、上記溝115および接続孔116の各内面に、バリアメタル層131を50nmの厚きの壁化タンタル膜で形成する。

【0008】その後図2の(3)に示すように、網メッキのシードとなる網膜を形成した後、電解メッキ法により接続孔116および満115の各内部を絹で埋め込む。次いで化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishing の略)により、層間絶縁膜114上の余分な網およびバリアメタル層131を除去して、溝116の内部にバリアメタル層131を介して網からなる配線132を形成するとともに接続孔116の内部にバリアメタル層131を介して網からなるでラグ133を形成する。

100091

【発明が解決しようとする課題】しかしながら、上記網の溝配線の形成方法では、アルゴンスパッタエッチングにより、下層網配線の表面に生成されている自然酸化膜を除去することはできるが、下層網配線の表面がスパッタされ、そのスパッタされた網が接続孔の個壁に付着する。すなわち、スパッタされた網が増間絶縁膜に直接接触する状態に付着する。層間絶縁膜の接続孔が形成されている。そのため、窒化タンタル等のバリアメタル層を形成して、埋め込んだ網と層間絶縁膜とが接触しないようにしても、接続孔の側壁に付着した網がその後の加熱工程等のプロセスにより増間絶縁膜中に移動し、配線間リーク等の問題を引き起こしていた。

【0010】また、上記清配線の形成方法では、満、接続孔等に配線材料となる網を埋め込んだ後、余剰の網やバリアメタルをCMPにより除去している。このバリアメタルとしては、バリア性、網との密着性の観点から、タンタルもしくは窒化タンタルを用いる場合が多い。しかしながら、バリアメタル魔のような厚さのタンタル系材料のCMPは一般的に容易ではなく、研磨残りが生じ

易い、そして研究残りが生じた場合には、配線間のショートが発生することがあった。

100111

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置の製造方法であり、層間絶縁膜に凹部を形成する工程と、凹部の内面に第1のバリアメタル層を形成する工程と、凹部の底部を露出させる工程と、凹部の底部に対してスパッタエッチングを行う工程と、凹部の内面に第1のバリアメタル層を介して第2のバリアメタル層を形成する工程とを備えている。

【0012】上記半原体裁覆の製造方法では、凹部の内面に第1のパリアメタル層を形成してから、凹部の底部を選出させることから、凹部の関鍵に第1のパリアメタル層を選択的に除去して凹部の底部を露出させることから、凹部の限部に対してスパッタエッチングすることから、凹部の底部に金属もしくは金属化合物からなる配線もしくは電極のような源電体が形成されている場合、その表面に生成されている自然酸化膜を除去することが可能になる。その際、スパッタされた導電体が凹部の開墾に付着しても、側壁には第1のパリアメタル層が形成されているので、その付着物が層間絶縁膜に直接に接触することはない。このため、導電体が銅配線であって、付着物が銅もしくは銅合金であっても、第1のパリアメタル層により層間絶縁膜方向への銅の移動が阻止されるので、銅が層間絶縁膜中に移動することはない。

【0013】また、第2のバリアメタル層は、網との密 着性を有し、かつ凹部の内部の段差被覆性が確保されれ ばよい。例えば、凹部が満とその溝の底部の一部に形成 した接続孔とからなる場合には、その溝底部の段差被覆 性が確保されればよい。したがって、第2のバリアメタ ル層は、従来のバリアメタル層よりも薄く形成すること ができるので、従来のバリアメタル層のような厚さに形 成する必要はない。そのため、第2のバリアメタル層を 形成した後、凹部内に導電体を埋め込んで、例えばCM Pによって層間絶縁膜上の余分な導電体を除去する際 に、層間絶縁膜上の第2のバリアメタル層はCMPによって、初度残りを生じることなく容易に除去されるよう になる。

[0014]

【発明の実施の形態】本発明の半導体装置の製造方法に 係わる実施の形態を、図1の製造工程図によって説明する。

【0015】図】の(1)に示すように、基板11上に 業子(図示省略)を形成し、さらに絶縁膜12や下層導 電体(例えば銅配線や銅電極)13等の形成を行い、平 坦化プロセスによってその絶縁膜12の表面を平坦化して、上記下層導電体13の上面を露出させる。そして上 記「用存電体13を覆うように、上記絶縁膜12上に銅の移動を阻止するバリア層14を形成する。このバリア、層14は、バリア性と絶縁性を有する材料、例えば窓化シリコンで形成する。なお、上記下層原電体13は、例えば溝配線法により銅配線で形成し、その際に溝の内面にバリアメタル層(図示せず)を形成した。

【0016】次いで、例えばプラズでCVD法により、上記パリア増14上に、層間絶縁膜15になる酸化シリコン(以下PE…SiO。と記す)膜16を例えばSOOmの厚さに形成する。さらに選化シリコン(以下PE…SiNと記す)膜17を例えば50mmの厚さに形成する。このPE—SiN膜17はPE…SiO。をエッチングする際にエッチングマスクおよびエッチングストッパとしての機能を果たす。

【0017】次に、通常のリソグラフィー技術および反応性イオンエッチング(以下F)Eという、FCI Eddle active Ion Etchingの略)技術により、PE-Si N膜17に、例えば下層導電体13に通じる接続孔の一部となる開口部18を形成する。上記開口部18の口径は、例えば0、2 x m とした。

【0018】さらに図1の(2)に示すように、プラズマCVD法によって、上記PE=SiN膜17上かつ上記開口部18上に層間絶縁膜15になるPE=SiO。膜19を例えば500nmの厚さに形成する。次いでリソグラフィー技術とエッチングとにより、このPE=SiO。膜19に満20を、この満20の底部に上記開口部18が存在するように形成する。したがって、この満20の幅は例えばり、3μmとした。上記満20を形成する際には、PE=SiN膜17がエッチングストッパにカス

【0019】さらにエッチングを進行させることにより、上記PE-SiN膜17をマスクにして、上記PE-SiO。膜16、パリア層14をエッチングして、下層電電体13に通じる接続孔21を形成する。この結果、接続孔21の口径は上記期口部18の口径とほぼ同等の0、2μmに形成された。このようにして、溝20と接続孔21とで凹部22が形成される。

【0020】次いで図1の(3)に示すように、DCマグネトロンスパッタ法により、上記溝20および接続孔21の各内面に、第1のパリアメタル層31を、例えば30nmの厚さの登化タンタル膜で形成する。この第1のパリアメタル層31の膜壁は、段差被機性を考慮し、満20および接続孔21の各側壁部分において、網に対して十分なパリア性を有する限厚に選択される。この実施の形態では一例としては、30nmとしたが、通常、20nm~70nm程度の厚さに形成しておけば十分である。なお、第1のパリアメタル層31の成膜に先立ってで、スパッタエッチングは行わない。

【0021】上記第1のバリアメタル層51に用いる登 化タンタル限の成膜条件の一例としては、ターゲットに は選化タンタルターゲットを用い、プロセスガスに、アルゴン (例えば供給流量を100sccmとする)を用い、スパッタリング装置のDCパソーを6kW、スパッタリング雰囲気の圧力を0、4Pa、基板温度を100でに設定した。

【0022】次いで異方性エッチングにより第1のバリアメタル層31をエッチバックして、接続孔21の底部に形成されている第1のバリアメタル層31を除去する。その際、満20の底部およびPE・SiO。膜19上の第1のバリアメタル層31も除去される。図面(3)では上記異方性エッチング後の状態を示した。【0023】上記第1のバリアメタル層31のエッチバック条件の一例としては、エッチング装置にヘリコンプラズマを用いた高速度プラズマエッチング装置を用い、フッチングガスに、六フッ化硫黄(例えば供給流量を50sccmとする)とを用い、エッチング装置のプラズマソースパワーを1、5kW、バイアスパワーを100%、エッチング雰囲気の圧力を1Pa、基板温度を20でに設定した。

【0024】次に、図1の(4)に示すように、アルゴンスパックエッチングにより、接続孔21の底部における下層導電体13の表面に生成されている自然酸化腺(図示せず)を除去する。

【0025】上記アルゴンスパッタエッチング条件の一例としては、スパッタリング装置に10P(Inductivel y Coupled Plasma)スパッタリング装置を用い、プロセスガスにアルゴンを用い、1CPパワーを500W、バイアスパワーを300W、基板温度を200℃、処理時間を20秒に設定した。

【0026】次いで、DCマグネトロンスパッタ法により、上記清20および接続孔21の各内面に、第1のパリアメタル層31を介して第2のパリアメタル層32を、例えば10mmの厚さの選化タンタル膜で形成する。第2のパリアメタル層32は、最上面のPE-Si〇。膜19上や溝20の底部での段差被覆性が溝20や接続孔21の各側壁における段差被覆性が溝20や接続孔21の各側壁における段差被覆性が溝20や接続孔21の各側壁における段差被覆性が溝20や接続孔21の各側壁における段差被覆性が溝20や接続孔21の機能および溝底部でのパリアメタル層としての機能を十分に有するものとなる。したがって、第2のパリアメタル層32は、従来のパリアメタル層よりも非常に薄く形成することが可能になり、本発明では5mm~20mm程度の厚さがあれば十分である。

【0027】上記第2のバリアメタル層32に用いる変化タンタル膜の成膜条件は、第1のバリアメタル層31の成膜条件と同様であり、膜厚は成膜時間を制御することにより決定した。

【0028】さらにDCマグネトロンスバッタ法により、上記第2のバリアメタル層32の表面に網を例えば 100mmの厚さに堆積して専電体の一部となる網膜3 3を形成する。この銅膜33は後の工程で行う網の電解 メッキのシードとなる。なお、上記第2のバリアメタル 層32と上記網膜33は、成膜表面を酸化性雰囲気(例 ・ えば大気)に触れさせることなく連続して成膜すること が好ましい。

【0029】上記網膜33の成膜条件の一例としては、フロセスガスに、アルゴン(例えば供給流量を100scomとする)を用い、スパッタリング装置のDCパワーを6kW、スパッタリング雰囲気の圧力を0.4Pa、基板温度を100℃に設定した。

【0030】次に図1の(5)に示すように、電解メッキ法により、上記溝20および接続孔21の各内部に網を埋め込む。その際、上記網膜33(前記図1の(4)参照)上にも網(一部図示せず)が推積される。

【0031】その後CMPにより、溝20および接続孔 21の各内部の網を残すようにして、PE=SiO。膜 19上の余分な網および第2のバリアメタル層32〔前 記図1の(4)参照)を除去する。その結果、溝20お よび接続孔21の各内部に鍋および第1のバリアメタル 暦31と第2のバリアメタル暦32とが残されて、清2 ①内の銅等で配線34が形成され、接続孔21内の銅等 で下層導電体13に接続するプラグ35が形成される。 【0032】上記半導体装置の製造方法では、涌20と 接続孔21の内面に第1のパリアメタル層31を形成し てから、エッチバックにより接続孔21の底部の第1パ リアメタル層31を選択的に除去して接続孔21の底部 を露出させている、その結果、溝20と接続孔21の各 側壁にバリアメタル層が形成されることになる。さらに 接続孔21の底部に対してスパッタエッチングすること から、接続孔21の底部に露出した下層導電体13の装 面に生成されている自然酸化膜を除去することが可能に なる。その際、スパッタされた下層導電体13の網が接 読孔21等の側壁に付着しても、側壁には第1のバリア メタル層31が形成されているので、その付着物が層間 絶縁膜15に直接に接触することはない。このため、下 層導電体13が銅配線であって、付着物が銅であって も、その網が層間絶縁膜15中に移動(拡散も含む)す ることはない。

【0033】その後、第2のバリアメタル層32を形成することから、銅の成膜表面は第2のバリアメタル層32で被覆されるため、銅との密着性が確保されるとともに、溝20の底部の段差被覆性が確保される。また、第2のバリアメタル層32は、従来のバリアメタル層よりも薄く形成する心要はない。そのため、第2のバリアメタル層32を形成した後、溝20および接続孔21の各内部に銅を埋め込んで、その後CMPによってPE-SiO。膜19上の余分な銅を除去する際に、PE-SiO。膜19上の第2のバリアメタル層32はCMPによって、研磨残りを生じることなく容易に除去

されるようになる。

【0034】なお、上記大能の形態では、溝20および 接続孔21に網を埋め込む方法として、電解メッキ法を 採用したが、その他の埋め込み方法として、無電解メッ キ法、化学的気相成長法もしくはスパッタリング、また は上記成膜方法のいづれかの方法とリフロー法もしくは 高圧リフロー法とを併用した方法であってもよい。

【0035】また、上記家施の形態では、デュアルダマシン法により配線34およびプラグ35を同時に形成したが、接続孔内に網のプラグを形成する場合にも適用することが可能である。したがって、接続孔内を網で埋め込むとともに層間絶縁膜上に網膜を形成した後、リソグラフィー技術とエッチング技術とによりその網膜をバターニングして配線を形成する場合にも適用することが可能である。

【0036】さらに、上記配線材料には、網の他に、網ージルコニウスのような網合金を用いることもできる。また、上記第1のバリアメタル樹31および第2のバリアメタル相当2を形成するバリアメタル材料には、上記説明した変化タンタルの他に、例えば、タンタル、変化チタン、タングステン、変化タングステン、変化ケイ化タングステン等の網の移動を阻止できる導電性材料を用いることが可能である。なお、第1のバリアメタル層31は、絶縁性を有していてもよいので、絶縁材料でありかつ網の移動を阻止できるような材料として、例えば変化シリコンを用いることもできる。

[0037]

【発明の効果】以上、説明したように本発明によれば、 関部の側壁にのみ第1のバリアメタル層を形成してか ら、関部の底部に対してスパッタエッチングを行うの で、関部の底部に金属もしくは金属化合物からなる配線 もしくは電極のような専電体が形成されている場合、その表面に生成されている自然酸化膜を除去することが可能になる。その際、スパッタされた導電体が凹部の開整に付着しても、側壁には第1のパリアメタル層が形成されているので、その付着物が層間絶縁膜に直接に接触することはない。よって、付着物が銅もしくは絹合金であっても、第1のパリアメタル層により層間絶縁膜方向への網の移動が阻止されるので、その鍋が層間絶縁膜中に移動することはなく、配線間リークのない信頼性の高い配線構造を得ることができる。

【0038】また、第2のバリアメタル層を形成するので、個問絶縁膜最表面での網との審着性を確保することができ、かつ凹部内の潜底部の段差被覆性が確保できる。しかも、第2のバリアメタル層は促来のバリアメタル層のような厚さに形成する必要がないので、凹部内に埋め込んだ導電体を例えばCMPによって除去する際に、個間絶縁限上の第2のバリアメタル層はCMPによって研磨残りを生じることなく容易に除去することができる。


【0039】このように、第1のバリアメタル層を形成した後、凹部の底部の第1のバリアメタル層を除去してからスパッタエッチングを行い、その後第2のバリアメタル層を形成することから、容易に、配線間リークのない低類性の高い配線構造を得るころができる。

【図面の簡単な説明】

【図1】本発明に係わる実施の形態を説明する製造工程 図である。

【図2】課題を説明する機略構成断面図である、 【符号の説明】

15…層間絶縁膜、22…凹部、31…第1のパリアメ タル層、32…第2のパリアメタル層



プロントページの続き

```
F ターム(参考) 4M104 AA01 BB04 BB17 BB18 BB30
BB32 BB33 BB36 CC01 BB04
BD07 BD08 BD16 DD17 DD23
DD37 DD43 DD52 DD53 DB64
DD75 FF16 FF18 FF22 HB20
BB33 BB34 BB34 JJ11 JJ12 JJ19
JJ21 JJ28 JJ32 JJ33 JJ34
KK11 MM02 HM10 MM12 MM13
NN05 NN06 NN07 PP06 PP15
PP27 PP28 QQ09 QQ12 QQ13
QQ14 QQ16 QQ25 QQ28 QQ31
QQ37 QQ48 QQ73 QQ75 QQ86
QQ92 QQ94 BB04 BB06 SS15
TT07 XX01 XX28 XX31
```